［例2.2.2］的逻辑图 ［例2.2.3］的逻辑图

	同步D触发器 维持阻塞D触发器

	用555定时器构成的施密特触发器 用555定时器构成的单稳态触发器

	［例6.2.2］的逻辑电路1 ［例6.2.2］的逻辑电路2 ［例6.2.3］的逻辑电路 余3码变换为8421BCD码的逻辑电路 3位二进制编码器 8421BCD码编码器 3线－8线译码器74LS138的逻辑图 两片74LS138组成4线－16线译码器 4线－16线译码器74LS42的逻辑图 ［例6.4.1］的连线图 ［例6.4.2］的连线图 4选1数据选择器的逻辑图 产生负尖峰脉冲冒险 ［例6.7.2］的逻辑图

	［例7.2.1］待分析时序逻辑电路 ［例7.2.2］待分析时序逻辑电路 ［例7.2.3］待分析时序逻辑电路 由JK触发器组成的4位异步二进制加法计数器和工作波形 由D触发器组成的4位异步二进制加法计数器 由JK触发器组成的4位异步二进制减法计数器和工作波形 8421BCD码异步十进制加法计数器和工作波形 由JK触发器组成的4位同步二进制加法计数器 三位同步二进制加/减计数器 8421BCD码同步十进制加法计数器 两片74LS290构成的100进制加法计数器 两片74LS290构成的23进制加法计数器 由D触发器组成的右移位寄存器 由D触发器组成的左移位寄存器 自启动环形计数器和工作波形 自启动扭环计数器和工作波形 同步7进制加法计数器的逻辑图 脉冲序列10100序列脉冲发生器

	权电阻网络D/A转换器 双积分型A/D转换器原理图